英特尔官方揭秘:为什么 7nm 被命名为 Intel 4?

雷锋网

共 3165字,需浏览 7分钟

 ·

2021-09-05 08:25


关于英特尔 IDM2.0 和下一代EUV光刻机的更多细节。


作者 | 吴优

编辑 | 李帅飞

今年 7 月,英特尔公布了最新的半导体制程和先进封装路线图:预计四年内完成 5 个工艺节点的推进,在高 NA EUV、3D-IC、小芯片、混合键合方面都提出新的战略目标——再一次向世界展示了英特尔的创新力。

路线公布当天,雷锋网就发文对此进行了深度解读。不过,这一展示英特尔雄心的战略路线图依然有很多细节等待挖掘。

近日,在接受国外半导体媒体 Semiconductor Engineering 采访时,英特尔高级副总裁兼技术开发部总经理 Ann Kelleher,围绕英特尔最新的路线图展开了进一步讨论,回答了很多战略细节。

1


新路线制定耗费 6 个月,当下是

节点重命名的最佳时机

在英特尔最新公布的路线图中,最引人注目的是工艺节点的命名更新,不再采用 10nm、7nm 的命名规则,而是称之为 Intel 7、Intel 4、Intel 3、Intel 18A 和 Intel 20A。

事实上,改变命名方式是为了消除外界对英特尔乃至整个芯片行业的误解。Kelleher 表示,整个行业在节点命名方面已经不再一致,如果仔细查阅相关论文,就能够找到为什么 “英特尔 10nm 相当于台积电 7nm” 的最佳答案。

“因此我们不得不考虑怎样做才能更容易让客户理解并权衡。现在,当客户再次看到我们的工艺节点名称时,能更好地做出决策。”

今年 3 月,英特尔对外公布了 IDM2.0 的愿景,并在过去 6 个月的时间里花费了大量精力制定了详细的路线图。

“路线图阐明了我们将如何恢复性能上的领先地位。鉴于我们正在向 IDM2.0,因此现在是重命名的最佳时刻。”Kelleher同时表示,目前公司将精力集中在转型升级上,解释节点名称并不是重点。

对于最终能否恢复性能上的领先地位,Kelleher 信心满满。

Kelleher 称,首先英特尔已经确定了项目路线,正投入大量的资金和研究;其次英特尔的技术开发部门拥有世界一流的工程师,正在转向行业标准提供设计支持。

去年年底,英特尔宣布 7nm(现在的 Intel 4)技术延迟让业界大失所望,现如今 7nm 又有了新进展。

“那时我们在整体工艺开发和缺陷密度方面重新设定了里程碑,同时开始研究并简化制造流程。我们在流程中增加了对 EUV 的使用,就能从原始版本切换到今年的新版本。”Kelleher 说道。

在英特尔工艺路线图中,计划今年年底发布 Intel 7,2022 年投入生产 Intel 4 并于 2023 年发布基于 Intel 4 相关产品;Intel 3 将于 2023 年下半年推出,Intel 20A 将在 2024 年紧随其后,再下一步便是 Intel 18A。

“我们从一个节点到下一个节点,每瓦性能增益比其他任何节点都要好,一定程度上能够弥补外部竞争基准上的时间差距。但是,如果想要追赶并继续前行,则需要加快脚步。凭借这一可靠的路线图,我们能够实现这一目标。”

2


保持 EUV 竞争优势,三年前已决定

入股高数值孔径 EUV 光刻机

在英特尔公布的逻辑路线图中,伴随制程路线同时出现的,是 2024 年英特尔将要推出全新晶体架构 Ribbon FET。

“Ribbon FET是业内对 Gate-all-around 的另一种命名,也有人称之为 Nanosheet 或Nanoribbon,它是继 FinFET 的下一代晶体管架构。我们在 Intel 3 之前一直使用 FinFET,并将继续改进该工艺。等实现 Intel 20A 时,我们将在与行业其他产品大致相同的等效节点上使用 RibbonFET。”Kelleher 如此说道。

同为 IDM,与三星计划在 3nm 工艺中引入 Gate-all-around 技术相比,英特尔引入 Gate-all-around 技术更晚。对此,Kelleher 解释道,“基于内在优化,我们知道我们可以在 FinEFT 路线图上做出额外的改进,那么为什么不在过渡到新架构之前获得这些收益呢?我们可以从现有的 FinFET 中得到更多,然后才进入过渡阶段。”

由于晶体管架构的升级,芯片制造过程中面临涉及 EUV 等工艺以及供电难题,英特尔如何解决这些问题?Kelleher 在此次采访中给出了答案。

“近些年,EUV 逐渐成熟,在芯片制造中应用更加广泛,几何图形图案化变得更加容易。EUV 发展初期,最关键的问题是能否实现多层图案化,如今在这一方面取得进步,成为实现 Gate-all-around 的关键推动因素。”

“除了以上问题之外,还必须根据构建功能区本身以及想要达到的高度考虑堆栈高度,还必须考虑如何处理基板以及同基板的隔离。这些都是需要解决的问题。我们有办法应对挑战,减少缺陷,并在一定时间内完成交付。”

Kelleher 还表示,英特尔在制造 Intel 20A 时,依然可以使用台积电 0.33 数值孔径的光刻机完成光刻,2025 年以后才会使用同 ASML 合作开发的高数值孔径 EUV(High-NA EUV)。

“此外,我们还将混合使用 EUV、高数值孔径 EUV 以及其他浸入式和干式光刻机。”

事实上,英特尔对高数值孔径 EUV 的关注在三年前已初现端倪——同 ASML 探讨下一代 EUV 光刻机并决定进行秘密投资。

“高数值孔径 EUV 能够图案化更小的几何形状和更小的间距,还可以延长双图案 EUV。我们已经签约了第一批设备。我们没有在 10nm,即 Intel 7 上使用 EUV,但将在 Intel 4 制造过程中使用EUV光刻机。”

“我们希望在向前发展的过程中,能够保持 EUV 的领先优势。”

在电源方面,英特尔则是采用一项创新技术 PowerVia 。这项供电技术能够从晶圆背面提供电力,为晶圆正面腾出更对空间,不会对功率造成影响。

3


改变合作方式,提供“点菜”服务

获得客户信任是英特尔向 IDM2.0 升级的重要一步,因此英特尔将如何处理同其他企业的关系也备受关注。此次对话中,Kelleher 表示,英特尔改变了与设备供应商、材料供应商和 EDA 供应商的合作方式。

“设备供应商已经取得很多被行业检验的成功经验,因此我们不需要再在设备上做创新。有可能的情况下,我们要从生态系统中汲取最好的经验,以便于我们能够集中资源在我们擅长且领先的领域做出创新。”

“此外,我们在风险评估方面做了很多工作。通过风险评估,我们可以决定需要制定哪些类型的应急计划以及为计划准备的时间。”

而在将为客户提供服务的方式上,Kelleher 表示,英特尔正试图在给定的时间为客户提供尽可能好的产品。

“我们更像是一个可以点菜的菜单而不是固定的菜单。我们的设计、制造封装团队就如何在未来做出最好的产品进行了大量积极的讨论,发现实现之一目标的方法有很多,供应链本身也变得更加复杂。接下来我们将根据特定产品及其特定功能,讨论如何使用最佳的制造工艺和供应链实现这一目标。”

文章编译自 

https://semiengineering.com/inside-intels-ambitious-roadmap/ 

本文由雷锋网原创,作者:吴优。申请授权请回复“转载”,未经授权不得转载。


END

推荐阅读

小米 OV 集体自研 ISP 芯片的背后,真相并不简单


AI 商业模式的脱靶、崩塌、救赎


留给教育SaaS思考的时间不多了





浏览 22
点赞
评论
收藏
分享

手机扫一扫分享

分享
举报
评论
图片
表情
推荐
点赞
评论
收藏
分享

手机扫一扫分享

分享
举报