服务器变革：先进封装解决算力瓶颈
共 2960字，需浏览 6分钟
·
2024-07-08 07:39
本文参考自“从云到端，AI产业的新范式（2024）”，上、中篇请参考“服务器变革：存储从HBM到CXL”，“服务器变革：PCB层数、材质等技术升级”。
AI时代，先进封装成为算力芯片的关键技术突破方向。过去的发展历程中，先进封装沿着两大方向发展：
1、单芯片封装体积减小，密度提升。从传统的引线框架封装，到倒装芯片封装，到更先进的WLCSP封装，单芯片的封装体积逐渐减小，封装密度提升。该技术主要用于消费类产品。
2、多芯片集成。从传统的单芯片封装到chiplet技术下的2.5D/3D封装，芯片封装集成度逐步提升。该技术方向主要应用于算力类产品。
算力芯片的COWOS封装+HBM显存已经成为主流方案。
Nvdia方面，当前主力产品H100采用台积电CoWoS封装，H100采用4nm制程，并配备最高80GB HBM3。
AMD方面，MI300 AI加速卡采用COWOS的后继升级版SOIC方案，拥有13个小芯片，共包括9个5nm的计算核心（6个GCD+3个CCD），4个6nm的I/O die兼Infinity Cache（同时起到中介层的作用，位于计算核心和interposer之间），还配备了累计8颗共计128GB的HBM3芯片。相较Nvdia的A/H系列产品，MI300更进一步的将SOC拆分成了多颗小芯粒，并拥有更大的面积、芯粒数量、缓存颗粒数量。
COWOS及其继任的封装技术路径
InFO：无Interposer，die直接在载板上互联。成本低、互联速率低。其中InFO_LSI是折中方案，在载板中内嵌了局部硅桥。多用于消费类、通信类，M1 Ultra采用此种方案。
CoWoS：有Interposer，die在interposer上互联，再封在载板上。Interposer方案也分硅基、有机两种。造价高，多用于算力芯片（NvdiaH100）。
SoIC：晶圆键合，前道堆叠，而非后道封装环节堆叠。2021年发布，目前用于AMD MI300系列。
当前HBM的主流方案为MR-MUF（海力士）和TC-NCF（三星、美光）两种。海力士从HBM2E开始从TC-NCF切换至MR-MUF，因MUF方案有更低的热阻抗和更好的散热。
两种技术路径均有TCB需求。TC-NCF直接使用TCB进行堆叠，MR-MUF则是使用TC进行堆叠和pre-bonding，之后再进行MUF填充和Mass Reflow。
在HBM和COWOS封装中，区别于传统封装的设备主要有高精度FC（用于COW环节，主要厂商ASMPT）、TC（用于HBM堆叠和OS环节，主要厂商ASMPT）、HB（用于SOIC，未来可能用于HBM堆叠，主要厂商BESI、EVG）；
晶圆级封装环节增加了检测设备用量，国产厂商：赛腾股份，海外龙头：Camtek；
后道测试环节增加了测试机用量，国产厂商：长川科技，华峰测控，精智达，海外龙头爱德万、泰瑞达。
封装设备产业链亦受益于先进封装扩产：芯源微（先进封装涂胶显影、清洗机）、光力科技（划片机）、芯碁微装（直写光刻机）等。
本号资料全部上传至知识星球，更多内容请登录智能计算芯知识（知识星球）星球下载全部资料。
免责申明：本号聚焦相关技术分享，内容观点不代表本号立场，可追溯内容均注明来源，发布文章若存在版权等问题，请留言联系删除，谢谢。
温馨提示：
请搜索“AI_Architect”或“扫码”关注公众号实时掌握深度技术分享，点击“阅读原文”获取更多原创技术干货。