Verilator高性能 Verilog HDL 模拟器与 lint 系统
认领
0粉丝
Verilator 是一个高性能 Verilog HDL 模拟器与 lint 系统，用户编写一个小的 C++/SystemC 封装文件，该文件实例化用
简介
Verilator 是一个高性能 Verilog HDL 模拟器与 lint 系统，用户编写一个小的 C++/SystemC 封装文件，该文件实例化用户顶层模块的“Verilate 化”模型。然后，这些 C++/SystemC 文件由 C++ 编译器（gcc/clang/MSVC++）进行编译，最终... 更多
其它信息
评价
0.0（满分 10 分）0 个评分
什么是点评分
全部评价(
0)
推荐率
100%