搜索
f32c可重定义 RISC-V 处理器核
认领
关注
0
粉丝
f32c 是可重定向的,标量的,流水线的32位处理器核,其可以执行RISC-V或MIPS指令集的子集。它在参数化VHDL中实现,其允许具有不同面积/速
知识
简介
f32c 是可重定向的,标量的,流水线的32位处理器核,其可以执行RISC-V或MIPS指令集的子集。它在参数化VHDL中实现,其允许具有不同面积/速度权衡的合成,并且包括分支预测器,异常处理控制块和可选的直接映射高速缓存。 RTL代码还包括诸如多端口SDRAM和SRAM控制器,具有复合(PAL),...
更多
其它信息
地区
不详
开发语言
C/C++
开源组织
无
所属分类
其他开源、 开源硬件
授权协议
BSD
操作系统
跨平台
收录时间
2023-09-26
软件类型
开源软件
适用人群
未知
时光轴
里程碑
1
LOG
0
2023
2023-09
轻识收录
打卡
我要打卡
我要打卡
评价
0.0
(满分 10 分)
0 个评分
什么是点评分
图片
表情
视频
评价
全部评价( 0)
推荐率 100%
推荐
f32c可重定义 RISC-V 处理器核
f32c 是可重定向的,标量的,流水线的32位处理器核,其可以执行RISC-V或MIPS指令集的子集
f32c可重定义 RISC-V 处理器核
0
tinyriscv通俗易懂的微型 RISC-V 处理器核
tinyriscv实现的是一个微RISC-V处理器核,用verilog语言编写,只求以最简单、最通俗
tinyriscv通俗易懂的微型 RISC-V 处理器核
0
tinyriscv通俗易懂的微型 RISC-V 处理器核
tinyriscv实现的是一个微RISC-V处理器核,用verilog语言编写,只求以最简单、最通俗易懂的方式实现RISC-V指令的功能,因此没有特意去对代码做任何的优化。tinyriscv处理器核有
tinyriscv通俗易懂的微型 RISC-V 处理器核
0
香山高性能 RISC-V 处理器
香山是一款开源的高性能RISC-V处理器,基于Chisel硬件设计语言实现,支持RV64GC指令集。在香山处理器的开发过程中,其团队使用了包括Chisel、Verilator等在内的大量开源工具,实现
香山高性能 RISC-V 处理器
0
香山高性能 RISC-V 处理器
香山是一款开源的高性能 RISC-V 处理器,基于 Chisel 硬件设计语言实现,支持 RV64G
香山高性能 RISC-V 处理器
0
FlexPRET细粒度多线程 RISC-V 处理器
FlexPRETFlexPRET 是一个5级,细粒度多线程 RISC-V 处理器,专为混合关键性(实
FlexPRET细粒度多线程 RISC-V 处理器
0
FlexPRET细粒度多线程 RISC-V 处理器
FlexPRETFlexPRET是一个5级,细粒度多线程RISC-V处理器,专为混合关键性(实时嵌入式)系统而设计,并用Chisel编写。硬件线程调度器决定哪个硬件线程开始执行每个周期,由配置和状态寄
FlexPRET细粒度多线程 RISC-V 处理器
0
PicoRV32尺寸优化的 RISC-V 处理器
PicoRV32 是实现 RISC-V RV32IMC 指令集的 CPU 内核。 它可以配置为 RV
PicoRV32尺寸优化的 RISC-V 处理器
0
RIDECORE开源超标量 RISC-V 处理器
ridecore(RIsc-vDynamicExecutionCORE,RISC-V动态执行核心)是VerilogHDL编写的的2路超标量乱序执行处理器。ridecore实现RISC-VRV32IM指
RIDECORE开源超标量 RISC-V 处理器
0
SHAKTI基于 RISC-V 的开源处理器
SHAKTI是IIT-Madras的RISE集团的一项开源计划,该计划不仅构建开源,生产级处理器,还包括互连结构,验证工具,存储控制器,外围IP和SOC工具等相关组件。SHAKTI项目正在构建一个基于
SHAKTI基于 RISC-V 的开源处理器
0